PAT-NO:

JP02001229683A

DOCUMENT-IDENTIFIER: JP 2001229683 A

TITLE:

METHOD FOR ERASING

INFORMATION STORED IN FLASH MEMORY

ELEMENT

PUBN-DATE:

August 24, 2001

INVENTOR-INFORMATION:

NAME

COUNTRY

JUN, SEIBUN

N/A

RI, HEEKI

N/A

CHO, SHUBIN

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HYNIX SEMICONDUCTOR INC

N/A

APPL-NO: JP2000394109

APPL-DATE: December 26, 2000

INT-CL (IPC): G11C016/02, H01L021/8247,

H01L027/115 , H01L029/788

, H01L029/792

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method for erasing information stored in a flash memory element by which erasing operations can be performed in a byte unit by performing erasure by using a hot hole injecting method.

SOLUTION: In a method for erasing information stored in a flash memory element, erasure is performed, in a state in which a ground potential is applied to a source and first voltage Vd is applied to a drain, by a hot hole injecting method in which bias voltage Vg is applied to a gate stepwise from high voltage to low voltage. In this erasure, the bias voltage of the floating gate of a flash memory element is set so that second voltage or third voltage being an injecting condition of a hot hole is kept, and gate bias voltage is desirably controlled in accordance with a coupling ratio.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁(JP)

(51) IntCL7

# (12) 公開特許公報(A)

FΙ

(11)特許出顧公開番号 特開2001-229683 (P2001-229683A)

テーマコード(参考)

(43)公開日 平成13年8月24日(2001.8.24)

G 1 1 C 16/02 H 0 1 L 21/8247 27/115 29/788 29/792	•	G11C 17, H01L 27, 29,	•
20,102		審查請求	未請求 請求項の数3 OL (全 4 頁)
(21)出願番号	特顧2000-394109(P2000-394109) 平成12年12月26日(2000.12.26)		591024111 株式会社ハイニックスセミコンダクター 大韓民国京畿道利川市夫鉢邑牙美里山136 - 1
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	1999-64010 平成11年12月28日(1999.12.28) 韓国(KR)	(72)発明者	▲ジュン▼ 盛 文 大韓民国京磯道利川市夫鉢邑牙美里 現代 アパート301-2002
			李 ▲ヘー▼ 普 大韓民国京畿道利川市大月面巳祠里 現代 電子アパート107-806
		(74)代理人	100065215 弁理士 三枝 英二 (外8名)
			最終頁に続く


## (54) 【発明の名称】 フラッシュメモリ素子における記憶情報の消去方法


識別記号


#### (57)【要約】

【課題】 ホットホール注入方法を用いて消去を行なうことにより、バイト単位で消去動作を行なうことができるフラッシュメモリ素子における記憶情報の消去方法を提供すること。

【解決手段】 本発明のフラッシュメモリ素子における記憶情報の消去方法は、ソースに接地電位を印加しドレインに第1電圧(Vd)を印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧(Vg)を印加することによるホットホール注入方法によって消去を行なう。この際、フラッシュメモリ素子のフローティングゲートバイアス電圧は、ホットホール注入条件の第2電圧ないし第3電圧が維持されるようにし、ゲートバイアス電圧は、カップリング比に応じて調節されることが望ましい。







(c)

1

## 【特許請求の範囲】

【請求項1】フラッシュメモリ素子における記憶情報の 消去方法において、

ソースに接地電位を印加し、ドレインに第1電圧を印加 した状態で、ゲートに高電圧から低電圧に段階的なバイ アス電圧を印加することにより、ホットホール注入を行 なうことを特徴とするフラッシュメモリ素子における記 憶情報の消去方法。

【請求項2】 前記フラッシュメモリ素子のフローティングゲートバイアス電圧は、ホットホール注入条件の第 10 2電圧ないし第3電圧を維持するようにすることを特徴とする請求項1に記載のフラッシュメモリ素子における記憶情報の消去方法。

【請求項3】 前記ゲートバイアス電圧を、カップリング比に応じて調節することを特徴とする請求項1に記載のフラッシュメモリ素子における記憶情報の消去方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はフラッシュメモリ素子における記憶情報の消去方法に係り、特にソースに接 20 地電位を印加しドレインに5Vを印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧を印加することによるホットホール注入によって、フラッシュメモリ素子に記憶されている情報を消去する方法に関する。

#### [0002]

【従来の技術】一般に、フラッシュメモリ素子に記憶されている情報は、ホットキャリア注入方法を用いてフローティングゲートに電子を貯えてプログラム動作を行ない、FNトンネリング方法を用いて、フローティングゲ 30ートに貯えられた電子をソースまたはバルクに放出させることによって消去されている。

【0003】フラッシュメモリ素子の一般的なプログラム方法は、図1に示すように、ゲート端子に10V程度のボジティブ高電圧を印加し、ドレイン端子に約5Vの電圧を印加し、ソース端子はフローティングさせる。このようなバイアス電圧を印加すると、ホットキャリア注入(hot carrier injection)によって、ソースの電子がフローティングゲートに注入され、プログラム動作が行なわれる。このようなホットキャリア注入方法を用いた 40プログラム方法では、1バイトをプログラムするのに約7μs程度の時間がかかる。

め、消去動作が行なわれる。

【0005】前記FNトンネリング方法を用いた消去方法は、1セクタを消去させるために1秒程度の長い時間を必要とする。また、特定ビットのデータを「0」から「1」状態に変化させるために512Kセルを全て「1」状態に消去させた後、さらに特定ビットを「0」状態にプログラムしなければならないという短所がある。すなわち、バイト消去が不可能なので、実装に一層多くの時間がかかる。

### 10 [0006]

【発明が解決しようとする課題】本発明の目的は、ホットホール注入方法を用いて消去を行なうことにより、バイト単位で記憶情報の消去を行なうことができるフラッシュメモリ素子における記憶情報の消去方法を提供することにある。

#### [0007]

【課題を解決するための手段】本発明の消去方法では、ソースに接地電位を印加し、ドレインに第1電圧を印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧を印加することによるホットホール注入によって消去を行なう。この際、前記フラッシュメモリ素子のフローティングゲートバイアス電圧は、ホットホール注入条件の第2電圧ないし第3電圧を維持するようにし、前記ゲートバイアス電圧は、カップリング比に応じて調節されることが望ましい。

#### [0008]

【発明の実施の形態】以下、添付図に基づいて本発明に 係る実施の形態を詳細に説明する。図3は、ドレインバ イアス電圧によるゲートバイアス電圧とゲート電流との 関係を示すグラフであり、本発明の原理を説明するため のものである。

【0009】このグラフは、フラッシュメモリ素子ではない一般的なトランジスタのゲートに適用された例である(1982年IEEEから抜粋)。図3に示すように、チャネルホットエレクトロン(C.H.E)は、ゲート電圧(Vg)とドレイン電圧(Vd)がほば同一の時に発生し、ドレインアバランシェホットエレクトロン(エレクトロンで表示)は、ドレインバイアス電圧に関係なく、ゲート電圧が3~4 Vの時に発生する。また、ドレインアバランシェホットホール(ホールで表示)は、ドレインバイアス電圧に関係なくゲート電圧が1.8 Vの時に発生する。

【0010】したがって、本発明に係るフラッシュメモリ索子のフローティングゲートにホットホールを注入するためには、前記のようにフローティングゲート電圧は、1.8V(第2電圧)~2.0V(第3電圧)程度を維持することが必要である。

【0011】まず、前述のような原理をフラッシュメモリ素子のプログラム方法に適用する方法について、図1 50 を再度使用して説明する。 3

【0012】フラッシュメモリ索子は、ホットエレクト ロン注入方法によってプログラムされる。ホットエレク トロンを注入してプログラム動作を行なうためには、ゲ ートバイアス電圧とドレインバイアス電圧がほぼ同一で なければならない。ところが、フラッシュメモリ素子の 駆動方法は、フローティングゲートバイアス電圧によっ て決定される。このフローティングゲートバイアス電圧 は、セルのカップリング比によって左右される。

【0013】例えば、セルのカップリング比を0.55 ス電圧は9V、ドレインバイアス電圧は5Vであり、実 際のフローティングゲートバイアス電圧は、ゲートバイ アス電圧にカップリング比を掛けた値なので、約5 Vで ある。したがって、フローティングゲートバイアス電圧 とドレインバイアス電圧がほぼ同一であるため、ホット エレクトロンがフローティングゲートに注入される。こ の注入によって、完全にプログラムされた場合、フロー ティングゲートバイアス電圧は約-2 V程度となる。

【0014】図4(a)ないし図4(c)は、本発明に 係るフラッシュメモリ素子における記憶情報の消去方法 20 ス電圧を変化させる必要があることを意味する。 を説明するためのセルの概略断面図であり、ゲートバイ アス電圧を段階的に低下させながら印加して、記憶情報 を消去することを説明するための図である。

【0015】図4(a)の場合、セルのカップリング比 を0.55と仮定し、ソースに接地電位を印加した状態 でゲートに7 V、ドレインに5 V (第1電圧)のバイア ス電圧を印加すると、フローティングゲートバイアス電 圧は3.85 Vとなる。ところが、初期状態がプログラ ム状態なので、フローティングゲートに蓄電された電圧 -2Vを勘案すると、フローティングゲートバイアス電 30 圧は1.85 Vになる。これは図3で説明したように、 ホットホールが発生する条件となって、フローティング ゲートにホットホールが注入されて記憶情報が消去され た状態となる。

【0016】ところで、ホットホールが注入されるにつ れてフローティングゲートの電位が段々高くなるので、 ゲートバイアス電圧も調整しなければならない。すなわ ち、消去動作を行なう時、図4(b)及び図4(c)に 示すように、ゲートバイアス電圧をそれぞれ5V及び3 Vに下げて印加しなければならない。

【0017】図4(b)は、ゲートバイアス電圧を5V に下げて印加する場合である。これにより、フローティ ングゲートバイアス電圧は2.75Vになる。一方、フ ローティングゲートの電位は初期の-2Vから-0.9 Vに上昇するため、これを勘案すると、フローティング ゲートバイアス電圧は1.85 Vになる。

【0018】図4(c)は、ゲートバイアス電圧を3V と仮定した時、プログラムを行なうためのゲートバイア 10 に下げて印加する場合である。これにより、フローティ ングゲートバイアス電圧は1.65Vになる。一方、フ ローティングゲートの電位は0.2Vに上昇するため、 これを勘案すると、フローティングゲートバイアス電圧 は1.85Vになる。

> 【0019】このように本発明に係るフラッシュメモリ 素子における記憶情報の消去方法では、フローティング ゲートの電圧が、ホットホール注入条件である約1.8 ~2 Vのバイアス電圧を維持するようにする。これはセ ルのカップリング比に応じて、ゲートに印加するバイア

## [0020]

【発明の効果】上述のように、本発明の方法では、FN トンネリング方法ではなく、ホットホール注入方法によ ってフラッシュメモリ素子の記憶情報を消去するので、 消去時間を短縮することができ、また、バイト単位の消 去が可能である。


## 【図面の簡単な説明】


【図1】一般的なフラッシュメモリ素子のプログラム方 法を説明するためのセルの概略断面図である。

【図2】従来のフラッシュメモリ素子における記憶情報 の消去方法を説明するためのセルの概略断面図である。 【図3】ドレインバイアス電圧とゲートバイアス電圧と ゲート電流との関係を示すグラフである。

【図4】本発明に係るフラッシュメモリ素子における記 憶情報の消去方法を説明するためのセルの概略断面図 で、(a)はゲート電圧が7V、(b)は同じく5V、 (c)は同じく3Vの場合である。

【図1】





フロントページの続き

(72)発明者 ▲チョウ▼ 秀 敏 大韓民国京畿道城南市盆▲タン▼區野塔洞 209番地 メーワマウル313-303